differently phased clock signals from the supply. The logic circuit sections are disposed in respective outer regions of the chip which are respectively positioned peripherally outward from the central region of the chip.

The clock signal supply includes a single clock input terminal situated peripherally on the IC chip and coupled to receive on

peripherally on the IC chip and coupled to receive only a single externally

supplied input clock signal. A waveform shaping device operates on the input

clock signal to produce an output clock signal having a predetermined waveform.

A clock signal generating circuit responsive to the output clock signal

produces multiple multi-phased clock signals having different phases from each

other. The semiconductor IC has a respective clock buffer disposed in each of the outer regions.

USE/ADVANTAGE - Prevents operating errors. Minimises phase deviations.

CHOSEN-DRAWING: Dwg.2a/3

٠( بد

DERWENT-CLASS: U13 U21

EPI-CODES: U13-C04D; U13-C05; U21-C03A3;

① 特許出願公開

# ⑩ 公 開 特 許 公 報 (A) 平1-289155

⑤Int. Cl. ⁴

識別記号

庁内整理番号

④公開 平成1年(1989)11月21日

H 01 L 27/04 27/08

101

D-7514-5F L-8728-5F

審査請求 未請求 請求項の数 2 (全4頁)

60発明の名称

半導体集積回路

②特 願 昭63-118521

②出 願 昭63(1988)5月16日

⑩発 明 者

ய் 🗆

聖司

大阪府門真市大字門真1006番地 松下電器産業株式会社内

勿出 願 人 松下電器産業株式会社

大阪府門真市大字門真1006番地

190代 理 人 弁理士

弁理士 中尾 敏男 外1名

明相の自

1、発明の名称

半導体集積回路

- 2、特許請求の範囲
  - (i) クロック発生手段と該クロック発生手段の出力を入力の一部とする複数個の論理手段を有し、前記クロック発生手段をチップのほぼ中央部分に配置して、前記クロック発生手段出力をチップ内部に格子状に配置配練したことを特徴とする半導体集積回路。
  - ② クロック発生手段と該クロック発生手段の出 力を入力の一部とする複数個の論理手段を有 し、前記クロック発生手段をチップのほぼ中央 部分に配置し、チップの垂直方向ないでは、 方向の中心練で4分割した分割領域の各年中 分にそれぞれクロックバッファを設けてクロック発生手段出力を分割領域の各クロックバッファに供給し、該クロックバッファの出た を前記分割領域の内部に格子状に配置配練した ことを特徴とする半導体集積回路。

## 3、発明の詳細な説明

産業上の利用分野

本発明は半導体集積回路のチップサイズの大規 模化およびクロックの高速化による処理能力の向 上をはかるマイクロプロセッサなどに利用できる ものである。

## 従来の技術

半導体技術の進展に伴い年々半導体集積回路の 素子数およびチップサイズは大きくなってきてい る。こうした傾向は大容量のメモリ(キャッシュ メモリなど)を内蔵したマイクロプロセッサの分 野では顕著に現われている。

一方、微細加工技術の進展に伴うデバイスの高速化により使用するクロック周波数が高くなっている。特に、マイクロプロセッサではクロックを高速化することにより処理能力を向上させることがよく行われている。

発明が解決しようとする課題

そこで大容量のメモリを内蔵したマイクロプロ セッサの設計においては各論理手段にどのように 高周波数のクロックを供給していくかが大きな技 術的課題になってきている。

チップ内の各論理手段の物理的位置によって供 おされるクロックのタイミングが微妙に異なない くる。これがクロックスキューとなり、論理るとし 動作としてある論理手段のデータを転送もうとした に他の論理手段がこのデータを取り込むうとした ときにクロックスキューが生じることによって なったデータを取り込むことが起こりうスキュ なったデータを取り込むことが起こりうスキュ なったが生じ易くなるためにこうした誤動作が生じ易くなる

従来、クロック発生手段はチップの周辺部分に 配置している場合がほとんどであり、例えばクロック発生手段をチップの周辺部分の右端に配置 したとすると、チップの右端と左端とでは同じクロックであってもかなりのクロックスキューが生 じることになる。

そこで、本発明は上記の問題点を解決するため チップ内部に供給するクロックのクロックスキュ ーをできる限り小さくすることによりクロックス キューによる誤動作を未然に防ぐことにある。

### 課題を解決するための手段

作用

上記構成により半導体集積回路の内部の各論理

手段におけるグロックスキューを十分に小さくす ることができる。

## 実施例

بوشه

第1図は本発明の第1の実施例を示すプロック 図である。第1図において、2は半導体集積回路 のチップ全体、4はチップの周辺部分にある外部 溜子、6はクロックの外部端子、8はチップ内部 のクロック発生発生手段である。クロックの外部 端子6から配練 a が出力されてクロック発生手段 8に入力されている。クロック発生手段8ではク ロックパルスを波形整形してバッファを通して水 平方向配練 y 3 と垂直方向配練 x 3 に出力されて 各論理手段に供給している。

チップ内部ではクロックの配線が格子状に垂直 方向×0,×2,×3,×4,×5,×6と水平 方向y0,y1,y3,y4,y5,y6の配置 配線が施されている。各格子点では垂直方向配線 と水平方向配線が接続されている。

上述のような構成では各論理手段におけるクロックスキューはチップの中央部分とチップの周

辺部分で最大となる。この時チップの中央部分ではクロックの立ち上がりの最も早く立ち上がり、 そこを中心として同心円を描くように周辺部分が 遅れて立ち上がる。そのために、チップの4個の 周辺部分でのクロックスキューはほとんど発生し ない。

すなわち、チップの各論理手段におけるクロックスキューは従来のチップ周辺部分にクロック発生手段を配置した場合に比べて、約1/2以下になる。

第2図は本発明の第2の実施例を示すブロック 図である。第2図において、2は半導体集積回路 のチップ全体、4はチップの周辺部分にある外部 端子、6はクロックの外部端子、8はチップ内部 のクロック発生手段、10・12・14・16は それぞれクロックパッファである。

クロックの外部端子6から配練 a が出力されて クロック発生手段8に入力されている。クロック 発生手段8ではクロックパルスを波形整形してク ロックパッファ10,12,14,16に配線 b , c , d , e により供給している。ここでは、 配線 b , c , d , e の配線長をほぼ等しくなるよ うにしている。これによってクロックパッファに 入力されるクロック信号はスキューを生じない。

وليس

クロックバッファ10ではチップの右上部分の クロックの供給を行っている。そのために垂直方 向配線×10,×12,×13,×14と水平方 向配線×10, y11, y12, y13, y14 によって右上部分の各論理手段に供給している。

クロックバッファ12ではチップの左上部分の クロックの供給を行っている。そのために垂直方 向配線×20,×21,×22,×23,×24 と水平方向配線y20,y21,y22,y23, y24によって左上部分の各論型手段に供給している。

クロックバッファ14ではチップの左下部分の クロックの供給を行っている。そのために垂直方 向配線×30,×31,×32,×33,×34 と水平方向配線y30,y31,y32,y33, y34によって左下部分の各論理手段に供給して いる。

クロックバッファ16ではチップの右下部分の クロックの供給を行っている。そのために垂直方 向配線×40,×41,×42,×43,×44 と水平方向配線×40,y41,y42,y43, y44によって右下部分の各論理手段に供給して いる。

各分割領域ではクロックバッファを中心として 同心円状にクロックスキューの分布を持つが、各 分割領域間では同じような分布となるので各分割 領域の周辺部分ではほとんどクロックスキューの ない状態を実現することができる。

これによって、チップ内部の各論理手段におけるクロックスキューの最大を従来の場合と比べて約1/4以下にすることが可能である。

## 発明の効果

本発明によれば上述のようにチップサイズの大きい半導体集積回路においては使用されるクロックがチップ内部の各論理手段におけるクロックスキューを十分に小さくすることができるのでク

ロックスキューによる誤動作を未然に防ぐことが できる。


# 4、図面の簡単な説明

第1 図は本発明の第1 の実施例を示すプロック図、第2 図は本発明の第2 の実施例を示すプロック図である。

2 … … チップ、 4 … … チップ周辺の外部 端子部分、 6 … … クロックの外部 端子、 8 … … クロック発生手段、 1 0 、 1 2 、 1 4 、 1 6 … … クロックパッファ。


代理人の氏名 弁理士 中尾敏男 ほか1名

#### 第1図



8---クロック発生手段 10, 12, 14, 16---クロックパッファ

第 2 図



US 1025447308P1



Creation date: 01-26-2004

Indexing Officer: HLE18 - HOA LE Team: OIPEBackFileIndexing

Dossier: 10254473

Legal Date: 01-22-2004

No.	Doccode	Number of pages
1	CTNF	5
2	892	1
3	BIB	2
4	FWCLM	1
5	SRFW	1

Total number of pages: 10

Remarks:

Order of re-scan issued on .....